Laporan Akhir 1 M3
 |
.png)
Kelebihan JK Flip-flop adalah tidak adanya kondisi terlarang atau yang berarti di beri berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluarannya / outputnya. berikut adalah symbol dan tabel kebenaran dari JK Flip-Flop.
2. Power DC
Percobaan pertama menggunakan rangkaian asynchronous counter yang memanfaatkan IC 74LS112, sebuah IC dual JK flip-flop. Setiap flip-flop pada IC ini memiliki input clock (CLK), set/reset, serta output Q dan Q bar. Rangkaian ini dirancang agar flip-flop beroperasi dalam mode toggle, yaitu mengubah kondisi output setiap kali menerima sinyal clock. Dalam asynchronous counter, setiap flip-flop menerima sinyal clock dari output flip-flop sebelumnya, bukan langsung dari sumber clock yang sama. Hal ini menyebabkan terjadinya propagation delay, yakni keterlambatan propagasi, di mana setiap flip-flop bertransisi sedikit lebih lambat dari flip-flop sebelumnya.
Saat mulai beroperasi, seluruh output flip-flop diatur ke logika rendah (0). Ketika sinyal clock pertama masuk, flip-flop pertama mengubah outputnya dari 0 menjadi 1. Pada clock berikutnya, flip-flop pertama kembali ke 0, dan perubahan ini diteruskan sebagai sinyal clock ke flip-flop kedua, yang kemudian mengubah outputnya dari 0 menjadi 1. Proses ini berlanjut secara bertahap ke flip-flop berikutnya, menghasilkan urutan biner yang mewakili nilai hitungan dalam sistem biner. Output yang dihasilkan mengikuti pola seperti 0000, 0001, 0010, dan seterusnya, sesuai dengan sinyal clock yang diterima oleh flip-flop pertama.
Rangkaian ini juga dilengkapi dengan switch SW1 dan SW2 yang terhubung ke input reset IC 74LS112. Saat salah satu switch ditekan, seluruh flip-flop akan diatur ulang sehingga outputnya kembali ke logika rendah (0). Fitur reset ini memungkinkan counter untuk kembali ke kondisi awal, baik saat batas hitungan tercapai maupun saat pengguna ingin memulai penghitungan dari awal.
Secara keseluruhan, asynchronous counter ini menghasilkan output berupa urutan biner yang berguna dalam berbagai aplikasi digital yang memerlukan penghitungan atau pengurutan sinyal secara bertahap. Output biner dari flip-flop dapat dimanfaatkan sebagai penghitung pada perangkat elektronik yang membutuhkan proses atau penghitungan berurutan.
Percobaan 1
1. Analisa apa yang terjadi pada rangkaian percobaan 1 ketika input SR nya dihubungkan ke ground ketika SR aktif low?
jawab :
pada rangkaian percobaan 1 jika SR dihubungkan ke ground saat SR aktif low maka secara otomatis inputan yang masuk ke pin SR dari flip flop adalah 0 maka kondisi tersebut akan mengaktifkan fungsi Reset dari flip flop dimana output keluaran dari Q adalah 1 dan Q bar adalah 0. Efek pada Counter: Karena semua flip-flop di-reset ke nilai tertentu (Q = 1), maka penghitung akan berada pada kondisi awal yang telah ditentukan oleh Set-Reset tersebut. Dengan kata lain, penghitung akan mulai dari kondisi yang sama setiap kali SR diaktifkan.
2. Apa yang terjadi jika output Q bar masing" flip flop dihubungkan ke input clock flip flop selanjutnya?
Dalam konfigurasi counter asynchronous, output dari satu flip-flop biasanya digunakan untuk menggerakkan input clock flip-flop berikutnya. Pada rangkaian ini, output Q dari flip-flop pertama saat ini mengendalikan clock pada flip-flop berikutnya. Namun, jika konfigurasi diubah sehingga output Q̅ (komplemen Q) digunakan sebagai input clock untuk flip-flop berikutnya, perubahan berikut akan terjadi:
-
Perubahan Polaritas Clock
Menggunakan output Q̅ sebagai clock input berarti mengubah tepi sinyal (edge) yang mengaktifkan clock pada flip-flop berikutnya. Flip-flop 74LS112 dirancang untuk bekerja pada negative edge-triggered, di mana clock aktif saat sinyal berubah dari tinggi (1) ke rendah (0). Dengan Q̅ sebagai clock, flip-flop berikutnya akan berubah kondisi pada waktu yang berbeda dibandingkan saat menggunakan Q. -
Perubahan Urutan Penghitung
Karena flip-flop diaktifkan oleh kondisi logika yang berbeda (negative edge dari Q̅ tidak sama dengan Q), urutan biner yang dihasilkan oleh counter akan berubah. Akibatnya, counter mungkin tidak lagi mengikuti pola biner standar (0, 1, 2, 3, dan seterusnya). Sebaliknya, pola hitungan yang dihasilkan dapat menjadi tidak teratur atau "acak," sehingga tidak cocok untuk aplikasi yang memerlukan penghitungan urutan biner yang konsisten.
Komentar
Posting Komentar